Buscar
Mostrando ítems 1-10 de 74
Desenvolvimento de uma arquitetura reconfigurável para o processamento de modelos no ambiente ABACUS
(Universidade Estadual Paulista (Unesp), 2007-08-31)
O objetivo deste trabalho é o desenvolvimento de uma arquitetura reconfigurável estaticamente, de um elemento de processamento (MPH) para o ambiente de simulação de circuitos ABACUS. Este elemento de processamento consiste ...
Um framework para geração automática de sistemas multiprocessados reconfiguráveis heterogêneos
(Universidade Federal de Santa MariaBrasilCiência da ComputaçãoUFSMPrograma de Pós-Graduação em Ciência da ComputaçãoCentro de Tecnologia, 2017-02-16)
Nowadays, embedded systems are getting more complex since functionalities are converging
to a single device, thus demanding for more processing capability. However, modeling
embedded processors is not a trivial task ...
Exploração do espaço de projeto de arquiteturas reconfiguráveis em arranjosDesign space exploration for array reconfigurable architectures
(Universidade Federal de ViçosaBRMetodologias e técnicas da Computação; Sistemas de ComputaçãoMestrado em Ciência da ComputaçãoUFV, 2015)
Uma heurística polinomial para escalonamento de loops em arquiteturas reconfiguráveis de grão grossoA polinomial heuristic scheduling of loops on coarse grained reconfigurable architectures
(Universidade Federal de ViçosaBRMetodologias e técnicas da Computação; Sistemas de ComputaçãoMestrado em Ciência da ComputaçãoUFV, 2015)
Heurísticas para a geração de arquiteturas reconfiguráveis em arranjos bidimensionaisHeuristics for the generation of reconfigurable architectures in bidimensional arrays
(Universidade Federal de ViçosaBRMetodologias e técnicas da Computação; Sistemas de ComputaçãoMestrado em Ciência da ComputaçãoUFV, 2015)
Acoplamento e validação funcional do sistema reconfigurável DIM
(Universidade Federal de Santa MariaBrasilUFSMCentro de Tecnologia, 2014-12-11)
Reconfigurable architectures have been widely employed to speedup applications by
exploiting instruction level parallelism, appearing as an alternative to replace the power-hungry circuits of superscalar processors. The ...
Redes de interconexão multiestágios em arquiteturas dinamicamente reconfiguráveis de grão grosso acopladas a processadores RiscMultistage interconnection networks in coarse grain dynamically reconfigurable architectures coupled to Risc processors
(Universidade Federal de ViçosaBRMetodologias e técnicas da Computação; Sistemas de ComputaçãoMestrado em Ciência da ComputaçãoUFV, 2015)
Um algoritmo de posicionamento e roteamento polinomial para arquiteturas reconfiguráveis de grão grosso com redes multiestágioA placement and routing polynomial algorithm for coarse grain reconfigurable architecture with multistage networks
(Universidade Federal de ViçosaBRMetodologias e técnicas da Computação; Sistemas de ComputaçãoMestrado em Ciência da ComputaçãoUFV, 2015)