Buscar
Mostrando ítems 1-10 de 36
Bloco Acelerador em Hardware para Predição Intra Quadros do Padrão HEVC
(Florianópolis, SC., 2019-11-18)
O aumento na utilização de aplicações com streaming de vídeo, tais como Youtube e Netflix, demanda a criação de novas técnicas de compressão de vídeo para viabilizar a transmissão via rede. Além disso, a compressão de vídeo ...
ArchLearn : Implementação de acelerador em hardware baseado em FPGA para redes neurais artificiais
(DCOMP - Departamento de Computação – Engenharia de Computação – São Cristóvão - PresencialUniversidade Federal de Sergipe, 2020)
Um cluster de PCs usando nós baseados em módulos aceleradores de hardware (FPGA) como co-processadores
(Universidade Federal de Pernambuco, 2014)
Redes de interconexão multiestágios em arquiteturas dinamicamente reconfiguráveis de grão grosso acopladas a processadores RiscMultistage interconnection networks in coarse grain dynamically reconfigurable architectures coupled to Risc processors
(Universidade Federal de ViçosaBRMetodologias e técnicas da Computação; Sistemas de ComputaçãoMestrado em Ciência da ComputaçãoUFV, 2015)
Infraestrutura de compilação para a implementação de aceleradores em FPGA
(Universidade Federal de São CarlosBRUFSCarPrograma de Pós-Graduação em Ciência da Computação - PPGCC, 2012-11-23)
In recent years, performance improvements in sequential microprocessors have been limited by physical and technological factors. For this reason, alternative approaches for high performance execution have gained importance. ...
ARCO: um sistema de geração de layout com acelerador de roteamento
(BrasilInstituto Tércio Pacitti de Aplicações e Pesquisas Computacionais, 2017)