Buscar
Mostrando ítems 21-30 de 85
Hardware strategies applied to the latency reduction on tactile internet
(Universidade Federal do Rio Grande do NorteBrasilUFRNPROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA E DE COMPUTAÇÃO, 2020-02-28)
This work proposes to present hardware strategies applied to reduce latency in the
tactile internet. The motivation is to study the challenges contained in the development of
the hardware associated with the tactile ...
Um novo método de acesso ao meio baseado em Workspaces para suporte a arquiteturas de Internet do Futuro implementado em FPGAA new Workspace-based medium access method implemented in FPGA to support Future Internet architectures
(Universidade Federal de UberlândiaBrasilPrograma de Pós-graduação em Ciência da Computação, 2019)
Um processador de código aberto personalizável compatível com o ISA do NIOS II e o barramento Avalon
(FATECEPirassununga, 2015-05)
O uso do processador soft-core Nios II é muito difundido em projetos de sistemas
integrados projetados para FPGAs da Altera, principalmente devido ao seu ferramental
de fácil utilização e rica documentação. Apesar de ser ...
Uma implementação da análise de componentes independentes em plataforma de hardware reconfigurávelUma implementação da análise de componentes independentes em plataforma de hardware reconfigurável
(Universidade Federal do Rio Grande do NorteBRUFRNPrograma de Pós-Graduação em Engenharia ElétricaAutomação e Sistemas; Engenharia de Computação; Telecomunicações, 2010-02-19)
Blind Source Separation (BSS) refers to the problem of estimate original signals from observed linear mixtures with no knowledge about the sources or the mixing process. Independent Component Analysis (ICA) is a technique ...
Uma heurística polinomial para escalonamento de loops em arquiteturas reconfiguráveis de grão grossoA polinomial heuristic scheduling of loops on coarse grained reconfigurable architectures
(Universidade Federal de ViçosaBRMetodologias e técnicas da Computação; Sistemas de ComputaçãoMestrado em Ciência da ComputaçãoUFV, 2015)
Compilação de bytecodes Java para um ambiente de arquitetura reconfigurável
(Universidade Estadual Paulista (Unesp), 2009-02-27)
Durante esta pesquisa, foram investigados conceitos relacionados à computação reconfigurável, processo de compilação e funcionamento da compilação Java, especialmente no que se refere à manipulação de bytecodes. O principal ...
Compilação de bytecodes Java para um ambiente de arquitetura reconfigurável
(Universidade Estadual Paulista (Unesp), 2009-02-27)
Durante esta pesquisa, foram investigados conceitos relacionados à computação reconfigurável, processo de compilação e funcionamento da compilação Java, especialmente no que se refere à manipulação de bytecodes. O principal ...
Particionamento Temporal Acoplado a Escolha de Componentes para Aplicações de Computação Reconfigurável
(Universidade Federal de Pernambuco, 2014)
Sistema programável para aulas práticas de física - SPAF
(Universidade Federal de Pernambuco, 2014)