Dissertação
Controle digital de inversores monofásicos com realimentação de estados internos
Registro en:
BRAGA, Filipe de Nassau e. Controle digital de inversores monofásicos com realimentação de estados
internos. 2009. 118 f. Dissertação (Mestrado em Engenharias) - Universidade Federal de Uberlândia, Uberlândia, 2009.
Autor
Braga, Filipe de Nassau e
Institución
Resumen
This work presents a contribution to the study of PWM sinusoidal inverters. It is
presented some voltage output control techniques highlighting the advantages and
disadvantages. One technique using two feedback loops and compensation by proportional
integral compensators, besides showing a natural short circuit protection, is implemented and
evaluated by studies, simulations and also experimentally.
The design of constituent elements, the signal conditioning and the control firmware
are shown, besides the mathematical modeling of the transfer functions for the controller.
A prototype of a monophasic voltage inverter is assembled and its controller is
implemented in a digital signal processor of 16 bits, fixed point, 40 MIPS, a
DSPIC33FJ128MC706. The performance of the respective controller is analyzed with
experimental results for the inverter supplying a linear and non linear load. Conselho Nacional de Desenvolvimento Científico e Tecnológico Mestre em Ciências Este trabalho apresenta uma contribuição ao estudo de inversores de tensão PWM
senoidais. São apresentadas algumas técnicas de controle da tensão de saída destacando
vantagens e desvantagens. Uma técnica baseada em duas malhas de realimentação e
compensação por meio de compensadores proporcional integral, além de possuir uma
proteção natural contra curto circuito, é implementada e avaliada através de estudos, de
simulação e também experimentalmente.
O projeto dos elementos constituintes, o condicionamento de sinais e o firmware de
controle são mostrados, além da modelagem matemática das funções que regem o controle.
É construído um protótipo de um inversor monofásico de tensão cujo controlador
digital é implementado em um processador de sinais de 16 bits, ponto fixo, 40 MIPS
DSPIC33FJ128MC706. O desempenho do respectivo controlador é analisado através dos
resultados experimentais para o inversor com carga linear e não linear.