The design of digital and mixed CMOS integrated circuits for energy meters is required in applications where energy measurement systems are installed with fast processing and low power consumption. The great challenge is to understand its operation and investigate topologies and/or design methodologies that allow to solve the difficulties in the design of integrated digital and mixed circuits, in order to find a good compromise between processing speed, power consumed and occupied area. In this work we present the development of new digital and mixed circuits to be used in an energy meter. The digital circuits uses a bypassing technique which avoids redundant calculations. This technique was applied in the low power multiplier, reducing its consumption by 40%. For the high-pass filter, the power consumption was reduced by 15%. And the low-pass filter had the consumption reduced by 26%. A pseudo-parallel sigma-delta modulator that was optimized at system level to attain maximum SNR using minimum capacitance values so that speed requirements of the analog blocks could be alleviated in order to reduce power consumption. The developed PSDM was verified by post-layout simulations, reaching a dynamic range of 99.8 dB for a signal bandwidth of 2 kHz, with an oversampling ratio of 128, occupying an area of 0.16 mm2 and consuming only 52.5 µW.O projeto de circuitos integrados CMOS digitais e mistos para medidores de energia se mostra necessário em aplicações nas quais se deseja diagnosticar sistemas de medição de energia elétrica com rapidez de processamento e/ou baixo consumo de potência. O grande desafio está em compreender o seu funcionamento e investigar topologias e/ou metodologias de projeto que permitam solucionar as dificuldades no projeto de circuitos integrados digitais e mistos, com o objetivo de otimizar o compromisso entre rapidez de processamento, potência consumida e área ocupada. Neste trabalho apresentamos o desenvolvimento de novos circuitos digitais e mistos para serem utilizados em um medidor de energia. Os circuitos digitais se utilizam de uma técnica de desvio que evita cálculos redundantes. Essa técnica foi aplicada no multiplicador de baixo consumo, reduzindo seu consumo em 40%. Já para o filtro passa-altas, o consumo foi reduzido em 15%. E o filtro passa-baixas teve o consumo reduzido em 26%. Um modulador sigma delta pseudo-paralelo foi otimizado ao nível do sistema para atingir o SNR máximo usando valores de capacitância mínimos para que os requisitos de velocidade dos blocos analógicos pudessem ser aliviados para reduzir o consumo de energia. O PSDM desenvolvido foi verificado por simulações pós-leiaute, atingindo uma faixa dinâmica de 99,8 dB para uma largura de banda do sinal de 2 kHz, com uma razão de sobre-amostragem de 128, ocupando uma área de 0,16 mm2 e consumindo apenas 52,5 µW.