masterThesis
Electronics system engineering Flat-Sat for IGOSat
Registro en:
Tesis (Magíster en Nanoelectrónica), Universidad San Francisco de Quito, Colegio de Posgrados; Quito, Ecuador, 2020
Autor
Valverde Jara, Juan Andrés
Institución
Resumen
The present document introduces the final internship report of Master 2 ESECA -
ENSEEIHT student Juan Andres VALVERDE JARA fulfilled on a 6 months internship at the IGOSat
Project in the Electronics Team as Electronics System Engineering (Flat-Sat) of Paris Diderot
University and the city of Paris between the 8th Mars 2019 and the 30th September 2019... El presente documento presenta el informe de pasantía final de mí, Juan Andrés
VALVERDE JARA, en el Máster 2 ESECA del ENSEEIHT, yo cumplí con una pasantía de 6 meses
en el Proyecto IGOSat en el Equipo de Electrónica Espacial como Ingeniero de Sistema
Electrónico (Flat-Sat) y de prueba electrónico en el laboratorio (APC) Laboratoire
Astroparticules & Cosmologie de la Universidad Paris Diderot en la ciudad de París en Francia
entre el 8 de marzo de 2019 y el 30 de septiembre de 2019...