| dc.contributor | MIGUEL OCTAVIO ARIAS ESTRADA | |
| dc.creator | VICTOR MANUEL GARCIA Y GARCIA | |
| dc.date | 2008 | |
| dc.date.accessioned | 2023-07-25T16:21:33Z | |
| dc.date.available | 2023-07-25T16:21:33Z | |
| dc.identifier | http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/437 | |
| dc.identifier.uri | https://repositorioslatinoamericanos.uchile.cl/handle/2250/7805655 | |
| dc.description | Stereo vision allows to calculate a tridimentional structure of a scene from two or more captured images taken from diferents points of view. The basic idea of stereo algorithms is to find the point of one scene captured with a image sensor with its respective point projected in another image sensor.The search proccesing requieres a high number of operations. A real time application is limited by the execution of those operations and the data access. In this work is proposed a real-time 3D recovery stereo vision system, embebed on a FPGA. The integration of a FPGA based hardware arquitecture with a pair of stereo images sensors results into a 3D smart camera. The hardware arquitecture design was based on an independienttime data analisys. The performance results shows that the propose arquitecture can process 30 frame per second with 640x480 pixels images. The implementation results shows that a 60% FPGA resource were used (6,580 flip-flops). The hardware arquitecture comparative is not easy to stablish, however, we can use the processed pixels per second number as a comparation metric. Using this metric, it can be stablished that the arquitecture in this work has a better performance than the found in the
literature. One of the hardware arquitecture contribution is the variable performance configuration based on images sizes, search window size and disparity range size. Any configuration achieves a real time performance, but the FPGA usage increases. | |
| dc.description | La visión estéreo permite calcular o construir una estructura tridimensional de una escena a partir de dos o más imágenes tomadas desde distintos puntos de vista. La idea básica de los algoritmos estéreo es encontrar el punto de una escena capturada por un sensor de imagen con su respectivo punto proyectado en otro sensor de imagen. El procesamiento de búsqueda requiere de un alto número de operaciones. La ejecución de las operaciones, así como el acceso a los datos, representan limitantes para aplicaciones en tiempo real. En este trabajo, se propone un sistema de visión estéreo para la recuperación tridimensional en tiempo real, empotrado en un dispositivo FPGA. Al integrar un par de sensores estéreo con el dispositivo FPGA que contiene la arquitectura hardware se obtiene una cámara inteligente 3D. La arquitectura hardware se diseñó analizando los datos independientes con
respecto al tiempo, los resultados de rendimiento, muestran que la arquitectura propuesta permite una velocidad de procesamiento de 30 cuadros por segundo usando imágenes de tamaño 640x480 píxeles. Mientras que los resultados de implementación muestran que el uso del FPGA es del 60% (6,580 flip-flops). La comparación entre arquitecturas hardware no es trivial, sin embargo, se puede utilizar el número de píxeles procesados por segundo como métrica de comparación. Usando la métrica anterior, se determina que la arquitectura propuesta tiene mejor desempeño que las encontradas en la literatura. Una de las aportaciones de la arquitectura hardware es la configuración variable en tamaño de imágenes, tamaño de ventana de búsqueda y tamaño de rango de disparidad. Cualquier configuración alcanza la velocidad de procesamiento en tiempo real, sin embargo, el uso de recursos en el FPGA aumenta. | |
| dc.format | application/pdf | |
| dc.language | spa | |
| dc.publisher | Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| dc.relation | citation:García-García VM | |
| dc.rights | info:eu-repo/semantics/openAccess | |
| dc.rights | http://creativecommons.org/licenses/by-nc-nd/4.0 | |
| dc.subject | info:eu-repo/classification/Arrays de puertas programables en campo/Field programmable gate arrays | |
| dc.subject | info:eu-repo/classification/Procesamiento de imágenes estéreo/Stereo image processing | |
| dc.subject | info:eu-repo/classification/Visión/Vision | |
| dc.subject | info:eu-repo/classification/cti/7 | |
| dc.subject | info:eu-repo/classification/cti/33 | |
| dc.subject | info:eu-repo/classification/cti/3307 | |
| dc.subject | info:eu-repo/classification/cti/3307 | |
| dc.title | Arquitectura basada en FPGA para la recuperación estereo en tiempo real para una cámara inteligente | |
| dc.type | info:eu-repo/semantics/masterThesis | |
| dc.type | info:eu-repo/semantics/acceptedVersion | |
| dc.audience | students | |
| dc.audience | researchers | |
| dc.audience | generalPublic | |
