La necesidad de realizar aparatos electrónicos más rápidos ha provocado que incremente la frecuencia de operación de los sistemas síncronos. En consecuencia, las redes de reloj encargadas de temporizar y sincronizar los sistemas síncronos se han vuelto más complejas, por lo que llegan a consumir hasta el 50% de la potencia total de un chip. Con ello se han abierto nuevas oportunidades para la investigación y generación de redes de reloj de bajo consumo de potencia, como es el caso de los Osciladores de Onda Viajera Rotatoria (RTWOs,por sus siglas en inglés). Los RTWOs aprovechan los efectos capacitivos e inductivos de las líneas de transmisión para crear osciladores que generen señales de reloj multifase para sistemas síncronos. Trabajos previos enfocados al diseño de RTWOs utilizan aproximaciones analíticas o simuladores 2D para calcular sus dimensiones. Debido a que estas aproximaciones no son exactas y a que los simuladores 2D no toman en cuenta algunos efectos electromagnéticos en el plano de retorno, se corre el riesgo de que el RTWO diseñado no oscile a la frecuencia deseada o,en el peor de los casos, que no oscile.En este trabajo de tesis se implementa un método en el cual se utiliza un simulador 3D para la extracción de las parásitas de la estructura de un RTWO, que permite realizar un análisis preciso sobre cómo la frecuencia de oscilación y el consumo de potencia se ven afectados por la longitud, el ancho y la separación de las tiras de señal, así como de las discontinuidades de esquina y las diferentes topologías utilizadas en los RTWOs.