En esta tesis se presenta una propuesta para el diseño de decimadores de baja complejidad basados filtros comb y coseno. Asimismo, se proponen arquitecturas eficientes en consumo de potencia y área utilizada, adecuadas para convertidores analógico-digital sigma delta. Inicialmente se presentan los fundamentos del proceso de decimación, haciendo énfasis en la importancia del filtro antialiasing. Después se describe el filtro comb, el cual es considerado como el filtro antialiasing más simple. Antes de dar paso a la propuesta de este trabajo, se hace una revisión de algunos métodos enfocados a mejorar la respuesta de magnitud del filtro comb. Posteriormente, se aborda la contribución de este trabajo, la cual consiste en mejorar la respuesta de magnitud del filtro comb, pero manteniendo su complejidad en niveles bajos. Ello se consigue mediante el uso de una estructura de dos etapas, la inserción eficiente de filtros coseno, y la conexión de un compensador muy simple. Finalmente, se evalúa el desempeño de los decimadores propuestos a través de comparaciones con algunos métodos existentes. Del mismo modo, los decimadores propuestos se implementan en un FPGA para verificar su correcto funcionamiento y determinar el área utilizada y la potencia consumida.