Cálculo probabilístico en detección de fallas en circuitos VLSI
Autor
CARREÑO ACUÑA, ÁNGEL FRANCISCO
CARREÑO ACUÑA, ÁNGEL FRANCISCO
Institución
Resumen
Tesis de ingeniería en tecnología electrónica El objetivo principal de este trabajo consiste en determinar las probabilidades de detección de fallas en interconexiones considerando acoplamientos capacitivos para circuitos VLSI combinacionales. Algunos tipos de fallas que se llegan a presentar en algunos circuitos integrados son del tipo stuck-at, es decir que la interconexión esta conectada a GND o a VDD, es decir, stuck-at 0 o stuck-at 1. Universidad de Sonora. División de Ciencias Exactas y Naturales, 2010