Metodología para la aplicación de un lenguaje descriptor en un dispositivo programable

Abstract

RESUMEN: Se presenta un estudio de la metodología para el desarrollo de un codificador Reed-Solomon con un lenguaje descriptor de hardware (VHDL) orientado al diseño de sistemas en dispositivos programables. Se incluye la construcción de tres diferentes códigos y su descripción con el lenguaje descriptor. Se muestra la coincidencia entre los resultados del simulador de la plataforma de desarrollo y las funciones de codificación de Matlab. Asimismo, se explican los atractivos en el uso del lenguaje descriptor, principalmente en la abstracción de detalles de implantación y en el enfoque hacia el comportamiento del sistema.

ABSTRACT: This work shows a study of the methodology for the development of a Reed Solomon encoder with a hardware description language (VHDL) oriented to design of systems in programable devices. The memory includes the construction for three different codes and their description with the description language. This work shows the coincidence functions of Matlab. In addition, the memory explains the attractions in the use of the description language, concerning mainly in the abstraction of implementation’s details and the focus to the behavior of the system.