Objeto de conferencia
Análisis de eficiencia y tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos
Registro en:
isbn:978-987-3619-27-4
Autor
Osio, Jorge Rafael
Montezanti, Diego Miguel
Kunysz, Eduardo
Encinas, Diego
Morales, Daniel Martín
Institución
Resumen
Dentro de la línea de investigación que se está desarrollando, existen dos enfoques diferentes. Por un lado se está trabajando sobre la implementación de algoritmos de procesamiento de imágenes sobre dispositivos reconfigurables. El objetivo es utilizar una combinación de diferentes técnicas de concurrencia y paralelismo para tener en cuenta aspectos comunes de dichos algoritmos, y así mejorar la eficiencia en el procesamiento de imágenes médicas. Por otra parte, debido a que el procesamiento en paralelo requiere de la implementación de sistemas de múltiples procesadores en dispositivos reconfigurables, resulta útil incorporar al proyecto el desarrollo de metodologías que permitan tolerar fallos transitorios que son característicos de las arquitecturas multicore, y que afectan especialmente la ejecución de aplicaciones paralelas de cómputo intensivo. Eje: Arquitectura, Redes y Sistemas Operativos. Red de Universidades con Carreras en Informática