High-Frequency Electronic Design Optimization Using Simulated Annealing
Fecha
2017-11
Registro en:
Alejos-Jiménez, J. R. (2017). High-Frequency Electronic Design Optimization Using Simulated Annealing. Trabajo de obtención de grado, Maestría en Diseño Electrónico. Tlaquepaque, Jalisco: ITESO.