AES IP Core: hardware criptográfico

Abstract

This work developed a FPGA-based cryptographic hardware. The encryption algorithm used was AES-256 implemented in VHDL. The project aimed a balance between hardware footprint and processing speed. Also, through the UART communication and control modules, an interface was created to a personal computer allowing sending files for encryption and decryption

Neste trabalho foi desenvolvido um hardware criptográfico em FPGA. O algoritmo de criptografia utilizado foi o AES-256 implementado em VHDL. Na concepção do projeto buscou- se um equilíbrio entre área ocupada de hardware e velocidade de processamento. Também, através da comunicação UART e módulos de controle, foi criada uma interface com um computador pessoal permitindo o envio de arquivos para encriptação e decriptamento