doctoralThesis
Algoritmo de estimação fasorial para relés numéricos baseado no método generalizado de cancelamento por sinais atrasados
Registro en:
Autor
DIAS FILHO, Roberto Feliciano
Institución
Resumen
Neste trabalho, é apresentada uma proposta de algoritmo de estimação fasorial adaptável
em frequência (PE-A-GDSC) baseado no método generalizado de cancelamento por sinais
atrasados (GDSC). Derivado deste método inédito de estimação fasorial, propõe-se, também,
um algoritmo de estimação de impedância, inspirado no relé de distância baseado em
componentes simétricas (SCDR), mas modificado, na pesquisa realizada, para adequar-se
à formulação vetorial do PE-A-GDSC, o que originou o SCDR-GDSC. A integração do
PE-A-GDSC ao SDCR-GDSC constitui uma proposta de modelo computacional de um
relé numérico de distância simplificado baseado em GDSC, o SNDR-GDSC. Este relé
simplificado baseado no GDSC foi submetido a uma exaustiva análise comparativa de
desempenho, via simulação computacional, com um relé de distância simplificado baseado
em estimação fasorial por DFT de um ciclo. Posteriormente, o SNDR-GDSC foi embarcado
em um microcontrolador para viabilizar a etapa de validação experimental da pesquisa.
A fundamentação teórica, modelagens matemática e computacional, projeto, análise de
resultados e implementação em hardware do SNDR-GDSC são abordados ao longo dos
capítulos. This work presents the generalized delayed signal cancelation (GDSC) method used for
estimating the fundamental frequency symmetrical component phasors (PE-A-GDSC). The
referred quantities are used in a simplified model of a numerical distance relay (SNDRGDSC),
based on an adaptation of a symmetrical component distance relay (SCDR).
The GDSC filtering characteristics allow fast frequency adaptive estimation of sequence
components even on abnormal conditions of three-phase systems. For analyzing the
proposal, its performance is compared to a simplified DFT-based distance relay to verify
its feasibility as a distance protection function. Finally, the SNDR-GDSC is embedded into
a micro-controller and exposed to real short-circuit data obtained from the buffer of a digital
fault recorder, for evaluating the performance of the hardware implementation.