dc.creator | Luque, Wilfredo Machaca | |
dc.date | 1999 | |
dc.date | 2017-03-22T03:59:10Z | |
dc.date | 2017-07-13T19:44:22Z | |
dc.date | 2017-03-22T03:59:10Z | |
dc.date | 2017-07-13T19:44:22Z | |
dc.date.accessioned | 2018-03-29T03:51:24Z | |
dc.date.available | 2018-03-29T03:51:24Z | |
dc.identifier | (Broch.) | |
dc.identifier | LUQUE, Wilfredo Machaca. "Implementação monolitica de uma rede neural para assistencia em equalização adapatativa de sinais". 1999. 148p. Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, [SP. Disponível em: <http://libdigi.unicamp.br/document/?code=vtls000188965>. Acesso em: 22 mar. 2017. | |
dc.identifier | http://repositorio.unicamp.br/jspui/handle/REPOSIP/260784 | |
dc.identifier.uri | http://repositorioslatinoamericanos.uchile.cl/handle/2250/1337269 | |
dc.description | Orientador: Furio Damiani | |
dc.description | Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação | |
dc.description | Resumo: Neste trabalho apresentam-se o projeto e as medidas de caracterização de uma rede neural para uso na equalização adaptativa de sinais, implementada em um ASIC (Aplication Specific Integrated Circuit) VLSI. O equalizador estudado é um DFE (Decision FeedBack Equalizer), para comunicação digital usando modulação QAM (Quadrature Amplitude Modulation) com uma constelação de 16 símbolos. O equalizador adaptativo que utiliza o ASIC projetado no estágio de decisão foi comparado com equalizadores convencionais. A rede neural utilizada segue o modelo conhecido como Mapas Auto-Organizados de Kohonen (SOM - Self-OrganizinMgaps). O ASIC, realizado em tecnologia CMOS de O.8mm, implementa uma rede neural de 4 células (2x2) e é modular, permitindo seu uso para constelações de 16 símbolos. Finalmente, são apresentados os resultados dos testes, realizados com a ajuda do módulo de desenvolvimento DSP96002ADM da Motorola | |
dc.description | Abstract: The design and test of a Kohonen neural network VLSI ASIC for adaptive signal equalization purposes is presented. The ASIC is used in the decision stage of a DFE (Decision Feedback Equalizer) and QAM (Quadrature Amplitude Modulation) with 16 symbols was considered. A comparative study of this adaptive equalizer and conventional types was done. The ASIC was fabricated in a CMOS O.8mm technology and contains 2x2 Kohonen cells, fashioned in a modular circuit. The test results, done with the help of a Motorola-DSP96002ADM development module are shown | |
dc.description | Doutorado | |
dc.description | Eletronica e Comunicações | |
dc.description | Doutor em Engenharia Eletrica | |
dc.format | 148p. : il. | |
dc.format | application/pdf | |
dc.language | Português | |
dc.publisher | [s.n.] | |
dc.subject | Circuitos integrados | |
dc.subject | Equalizadores (Eletrônica) | |
dc.subject | Filtros adaptativos | |
dc.subject | Processamento de sinais - Técnicas digitais | |
dc.subject | Redes neurais (Computação) | |
dc.title | "Implementação monolitica de uma rede neural para assistencia em equalização adapatativa de sinais" | |
dc.type | Tesis | |