Search
Now showing items 41-50 of 750
Fault-Tolerant Reconfiguration System for Asymmetric Multilevel Converters Using Bidirectional Power Switches
(IEEE, 2009)
Asymmetric multilevel converters can optimize the number of levels by using H-bridges scaled in the power of three. The shortcoming of this topology is that the H-bridges are not interchangeable, and then, under certain ...
Arquitectura para renderizador 3D tipo ray-cast SVO
(Instituto Tecnológico de Costa Rica, 2015)
The three-dimensional rendering of complex scenes is an open problem in the area of
computer graphics. Improvements in specialized hardware rendering are not sufficient
for the increasing complexity of the models. There ...
Hardware implementation of spiking neural networks for embedded systems applications
(Instituto Tecnológico y de Estudios Superiores de Monterrey, 2021-06-11)
Currently, conventional computer architectures have reached physical limitations that compromise the exponential increase of processing speed, as stated in Moore’s Law. Consequently, other areas have been explored to handle ...
Resilient training of neural network classifiers with approximate computing techniques for a hardware-optimized implementation
(Universidade Federal de Minas GeraisBrasilENG - DEPARTAMENTO DE ENGENHARIA ELETRÔNICAPrograma de Pós-Graduação em Engenharia ElétricaUFMG, 2019-12-16)
À medida em que aplicações de Aprendizado de Máquinas aumentam drasticamente sua demanda por implementações otimizadas, tanto em ambientes embarcadas quanto em plataformas de processamento paralelo de alto desempenho, a ...
Uma ferramenta alternativa para síntese de circuitos lógicos usando a técnica de circuito evolutivo
(Universidade Estadual Paulista (Unesp), 2007-05-25)
Neste trabalho descreve-se uma metodologia para síntese e otimização de circuitos digitais, usando a teoria de algoritmos evolutivos e como plataforma os dispositivos reconfiguráveis, denominada Hardware Evolutivo do inglês- ...
Uma ferramenta alternativa para síntese de circuitos lógicos usando a técnica de circuito evolutivo
(Universidade Estadual Paulista (Unesp), 2007-05-25)
Neste trabalho descreve-se uma metodologia para síntese e otimização de circuitos digitais, usando a teoria de algoritmos evolutivos e como plataforma os dispositivos reconfiguráveis, denominada Hardware Evolutivo do inglês- ...
Diseño e implementación en hardware de un algoritmo bio-inspirado
(Instituto Politécnico Nacional. Centro de Investigación en Computación, 2009)
Existen una gran cantidad de algoritmos bio¬inspirados, sin embargo, se aplican en situaciones diferentes, es decir, algunos sirven para realizar optimización numérica y/o optimización combinatoria, otros para realizar ...
Implementation of adaptive logic networks on an FPGA board
(UR. FING, 1998)
This work is part of a project that studies the implementation of neural network algorithms in reconfigurable hardware as a way to obtain a high performance neural processor. The results for Adaptive Logic Network (ALN) ...
LALPC: uma ferramenta para compilação de programas em C para exploração do paralelismo de loops em FPGAs
(Universidade Federal de São CarlosBRUFSCarPrograma de Pós-Graduação em Ciência da Computação - PPGCC, 2015-02-04)
The physical limitations of silicon forced the industry to develop solutions that exploit the processing power of combining several general purpose processors. Even complex supercomputers that have multiple processors, ...