Mostrando ítems 1-10 de 63
Herramienta de particionamiento de circuitos VLSI para simulación paralela HDL
(Cuevas Sánchez, Arturo, 2017-01-17)
En el presente documento se describe el Análisis, Diseño, Desarrollo, Implementación y
pruebas del Trabajo Terminal 2014-A060 titulado “Herramienta de Particionamiento VLSI
para Simulación Paralela HDL”, cuyo objetivo ...
Heurísticas para o floorplanning de circuitos VLSI como um problema de empacotamento de retângulos flexíveis
(Universidade Estadual Paulista (Unesp), 2022-10-27)
O problema de planejamento de layout de um circuito VLSI (Very Large Scale Integration), chamado de floorplanning, consiste no processo de determinar a localização física de módulos retangulares e interconectá-los dentro ...
Métodos de subespacios lineales en VLSI análogo aplicados al reconocimiento de rostros.
(Universidad de Concepción, Facultad de Ingeniería, Departamento Ingeniería Eléctrica., 2009)
La reducción de dimensionalidad es una técnica que permite encontrar representaciones compactas de conjuntos de alta dimensionalidad y redundancia, y es muy utilizada en el procesamiento de imágenes para
reducir los ...
Blocos CMOS de alta performance para aplicações em VLSI
([s.n.], 1993)