Buscar
Mostrando ítems 1-10 de 41
Simulações de arquiteturas de memória cache para o multiprocessador Multiplus
(BrasilInstituto Tércio Pacitti de Aplicações e Pesquisas Computacionais, 2017)
A comparative analysis of cache memory architectures for the multiplus multiprocessor
(BrasilInstituto Tércio Pacitti de Aplicações e Pesquisas Computacionais, 2016)
O efeito da largura de Fetch no desempenho das arquiteturas super escalar, trace cache e DTSVLIW
(Universidade Federal do Espírito SantoBRCiência da ComputaçãoPrograma de Pós-Graduação em InformáticaUFES, 2003-10-29)
Superscalar machines fetch multiple scalar instructions per cycle from the instruction cache. However, machines that fetch no more than one instruction per cycle from
the instruction cache, such as Dynamically Trace Scheduled ...
Evolução diferencial aplicada ao problema de exploração de arquiteturas de memória cache visando desempenho e redução de energia
(Universidade Federal de Pernambuco, 2015)
Explorando a união entre memória de contextos e de instruções de uma arquitetura reconfigurável visando a redução de área e consumo de potência em sistemas embarcados
(Universidade Federal de Santa MariaBrasilUFSMCentro de Tecnologia, 2014-01-17)
In this work, a new structure of memory for reconfigurable architectures, emerging solutions
for embedded systems, has been developed. The new memory, called Unified Memory,
try to merge reconfiguration contexts and ...